Написал сообщение в тусовке кино
0 26 Ноября Ответить
Написал рецензию в тусовке литература
0
0 7 Октября Ответить
Написал рецензию в тусовке кино
0
0 4 Сентября Ответить
Написал рецензию в тусовке
1
0 1 Ноября 2017 Ответить
Написал рецензию в тусовке литература
0
0 25 Июня 2017 Ответить
Написал рецензию в тусовке литература
0
0 24 Июня 2017 Ответить
Для быстрого поиска начните вводить запрос
Implementation of Floating Point Multiplier on Reconfigurable Hardware
от 5 016 руб.

Foating point operations are hard to implement on reconfigurable devices because of their complexity of their algorithms. On the other hand, many scientific problems require floating point arithmetic with high level of accuracy in their calculations. Therefore VHDL programming for IEEE single precision floating point multiplier module have been explored. Various parameters i.e. combinational delay (Latency), chip area (number of slices used), modeling formats, memory usage etc have been analyzed while implementing the floating point multiplier on reconfigurable hardware. Analyzing the various parameters will provide with the information that Vertex4 will consume less chip Area i.e. 663 with reduced latency i.e. 49.906 ns as compared with the other FPGAs i.e. Spartan 2, Spartan 2E, Spartan 3, Spartan 3E, Virtex, Virtex 2, Virtex 2P, and Virtex E. Floating point multiplication is a most widely used operation in DSP/Math processors, robots, air traffic controller, digital computers....

0.0
Ваша оценка 0.0 Отменить оценку
  • Год выхода
    2013
  • Издательства
    LAP Lambert Academic Publishing
Персоны
Автор
Рецензии (0)
Авторизуйтесь чтобы писать рецензии. Все рецензии
Комментарии (0)
Авторизуйтесь чтобы оставлять комментарии.

Поделитесь с друзьями